最新桌上型電腦文章

Image credit:

機率邏輯化不完美為省電美

Atticus Wu
2009 年 2 月 11 日, 凌晨 01:00
分享次數
分享
分享
Twitter 發表
line
電郵
儲存

[原文連結/編譯:Judy]

萊斯大學(Rice Univeristy)和南洋理工學院(Nanyang Technological University)開發出「速度快7倍、用電量省30倍」的晶片!根據萊斯大學Krishna Palem教授(右圖)的說法,這種晶片不使用傳統的布林邏輯(Boolean Logic),而改採用機率邏輯(Probabilistic Logic),因而能夠節省耗電量。

由於使用布林邏輯時,需要精確的運算出結果,才能設定成0與1的數值,然而使用機率邏輯時,只要機率傾向於1,就直接設定成1,傾向於0,就設定成0,因此能節省運算過程中的用電量,在某些情況下,不夠精確的運算結果,並不會影響到實際應用的品質,反而能節省能源的消耗,所以一點小「缺陷」沒什麼關係,比方說,把這種PCMOS技術(Probabilistic CMOS)技術運用在其他嵌入式系統或是手機當中,傳送到手機上的圖片影像,即使少了後面幾個位元,受限於銀幕過小或人腦的不足,根本辨識不出來,反而能省下手機電池的用電量,所以誰說不完美不能是一種美呢?